## VAPOR GROWTH METHOD, SEMICONDUCTOR PRODUCING METHOD, AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE

Patent number:

WO0250880 ·

Publication date:

2002-06-27

Inventor:

Applicant:

HIRATA TATSUSHIRO (JP); KOUMOTO TAKEYOSHI (JP); ATSUUMI KENJI (JP); NEGORO YOICHI (JP);

NOGUCHI TAKASHI (JP); YAMAGATA HIDEO (JP)

HIRATA TATSUSHIRO (JP); KOUMOTO TAKEYOSHI

(JP); ATSUUMI KENJI (JP); NEGORO YOICHI (JP); SONY CORP (JP); NOGUĆHI TAKASHI (JP);

YAMAGATA HIDEO (JP)

Classification:

- international:

H01L21/205; H01L21/331; H01L29/73

european:

H01L21/20B6B8, H01L21/205B2, H01L21/205B3, H01L21/331B, C30B25/02, H01L21/20B6B2,

H01L21/205B

Application number: WO2001JP11203 20011220

Priority number(s): JP20000387419 20001220; JP20000390738 20001222;

JP20010007666 20010116

Also published as:

EP1345260 (A1) US2003134491 (A1)


Cited documents:

JP2001319935 EP0484056

JP2002026027 JP4106980

## Abstract of WO0250880

A vapor growth method for forming by depositing a silicon-germanium mixed crystal layer on a semiconductor substrate, comprising the first step of introducing a silicon source gas into a reaction furnace so as to increase a silicon source material gas partial pressure in proportion to time elapsed and forming at a reduced pressure a first semiconductor layer by a silicon layer on the semiconductor substrate, the second step of introducing the silicon source gas and a germanium source gas so as to obtain a desired germanium concentration and forming at a reduced pressure a second semiconductor layer by a silicon-germanium mixed crystal layer on the first semiconductor layer, and the third step of introducing at a reduced pressure a silicon source gas and forming a third semiconductor layer by a silicon layer on the second semiconductor layer, whereby a semiconductor layer improved in misfit dislocation is obtained.



Data supplied from the esp@cenet database - Worldwide

## (12)特許協力条約に基づいて公開された国際出願

## (19) 世界知的所有権機関 国際事務局



# THE BUILDING BUILDING

(43) 国際公開日 2002年6月27日(27.06.2002)

## PCT

## (10) 国際公開番号 WO 02/50880 A1

(51) 国際特許分類7:

H01L 21/205, 21/331, 29/73

(21) 国際出願番号:

PCT/JP01/11203

(22) 国際出願日:

2001年12月20日 (20.12.2001)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特厘2000-387419

2000年12月20日(20.12.2000) JP

特厘2000-390738

2000年12月22日(22.12.2000) JP

2001年1月16日(16.01.2001) 特願2001-007666

(71) 出願人 (米国を除く全ての指定国について): ソニー株 式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都 品川区 北品川 6丁目7番35号 Tokyo (JP).


(72) 発明者; および (75) 発明者/出願人 (米国についてのみ): 山縣 秀夫 (YAM-AGATA, Hideo) [JP/JP]; 〒141-0001 東京都 品川区 北 品川6丁目7番35号 ソニー株式会社内 Tokyo (JP). 河本 健劳 (KOUMOTO, Takeyoshi) [JP/JP]; 〒141-0001 東京都 品川区 北品川 6 丁目 7番35号 ソニ 株式会社内 Tokyo (JP). 厚海 憲二 (ATSUMI,Kenji) [JP/JP]; 〒141-0001 東京都 品川区 北品川 6 丁目 7 番 35号ソニー株式会社内 Tokyo (JP). 根来 陽一 (NE-GORO, Yolchi) [JP/JP]; 〒141-0001 東京都 品川区 北品 川6丁目7署35号 ソニー株式会社内 Tokyo (JP). 平 田達司郎 (HIRATA, Tatsushiro) [JP/JP]; 〒141-0001 東 京都品川区北品川6丁目7番35号ソニー株式会 社内 Tokyo (JP). 野口 隆 (NOGUCHI, Takashi) [JP/JP]; 〒141-0001 東京都 品川区 北品川 6 丁目 7 番 3 5 号 ソニー株式会社内 Tokyo (JP).

/続葉有]

(54) Title: VAPOR GROWTH METHOD, SEMICONDUCTOR PRODUCING METHOD, AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE

(54) 発明の名称: 気相成長方法、半導体製造方法、及び半導体装置の製造方法

A Pak	Si バッファ B SiH4 ガス分圧増大	SiGe SiH4+GeH4	Si 4777° SiH4
	680°C 40 Torr	680°C 80 Torr	680°C 80 Torr



(57) Abstract: A vapor growth method for forming by depositing a silicon-germanium mixed crystal layer on a semiconductor substrate, comprising the first step of introducing a silicon source gas into a reaction furnace so as to increase a silicon source material gas partial pressure in proportion to time clapsed and forming at a reduced pressure a first semiconductor layer by a silicon layer on the semiconductor substrate, the second step of introducing the silicon source gas and a germanium source gas so as to obtain a desired germanium concentration and forming at a reduced pressure a second semiconductor layer by a silicon-germanium mixed desired germanium concentration and forming at a reduced pressure at a reduced pressure a silicon source gas and forming crystal layer on the first semiconductor layer, and the third step of introducing at a reduced pressure a silicon source gas and forming crystal layer on the first semiconductor layer, and the third step of introducing at a reduced pressure a silicon source gas and forming a third semiconductor layer by a silicon layer on the second semiconductor layer, whereby a semiconductor layer improved in misfit dislocation is obtained.

(74) 代理人: 松陽秀盛 (MATSUKUMA, Hidemori); 〒160- 添付公開書類: 0023 東京都新宿区 西新宿1丁目8番1号新宿ビル Tokyo (JP).

国際調査報告書

- (81) 指定国 (国内): JP, KR, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

## (57) 要約:

半導体基板上に、シリコンーゲルマニウム混晶層を堆積形成す る気相成長方法にあって、シリコン原料ガス分圧が時間に比例し て増大するようにシリコン原料ガスを反応炉内に導入して減圧下 で前記半導体基板上にシリコン層による第1の半導体層を形成す る第1のステップと、シリコン原料ガスとゲルマニウム原料ガス とを所望のゲルマニウム濃度となるように導入して減圧下で前記 第1の半導体層上にシリコン-ゲルマニウム混晶層による第2の 半導体層を形成する第2のステップと、減圧下でシリコン原料ガ スを導入して前記第2の半導体層上にシリコン層による第3の半 導体層を形成する第3のステップとを採ることによってミスフィ ット転位の改善が図られた半導体層を得ることができるようにす る。

## 明 細 曹

気相成長方法、半導体製造方法、及び半導体装置の製造方法 技術分野

本発明は、シリコンとゲルマニウムの混晶層を形成する気相成長方法、シリコンとゲルマニウムの混晶層の半導体製造方法、及びシリコンとゲルマニウムの混晶層を有する例えばヘテロ接合バイポーラトランジスタ等を具備する半導体装置の製造方法に関する。

#### 背景技術

5

15

20

25

近年、情報、サービス、エンターテイメント、通信等の技術が 融合したマルチメディヤ時代の到来に伴い、大容量データ高速伝 送の必要性が高まり、バイポーラトランジスタについても、更な る高性能化が要求されている。

> 例えば、バイポーラトランジスタの高速化を図るためには、高 濃度でかつ薄いベース層の形成が不可欠である。

> しかし、従来のイオン注入技術を用いたベース層の形成では、 注入不純物のチャネリングのため、40nm以下のベース幅を実 現することは困難であった。

> そこで、この問題の解決策として、シリコン(Si)基板上にシリコンーゲルマニウム(Si<sub>1-x</sub> Gex (以下SiGeという))の混晶層をエピタキシャル成長させる技術を応用したヘテロ接合バイポーラトランジスタ(Hetero Bipolar Transistor (以下HBTという))が注目されている

また、バイポーラトランジスタにおいて、ベースの浅接合化は 、ベース不純物濃度の増大を招き、エミッタへの正孔の注入が問 題となる。

しかし、上述したSiGeHBTでは、ベース領域にシリコン

に比べてバンドギャップの狭いSiGeを用いることから、エミッターベース間に電位障壁が生じるので、正孔のエミッタへの注入が大幅に減少する。

従って、ベースを高キャリア濃度にしてベース抵抗の低減ができ、更に十分大きい電流増幅率(h FE)が得られる。この結果、十分な耐圧を確保しながら優れた高周波特性を実現することができる。

5

10

15

20

25

また、ゲルマニウムのプロファイルに傾斜をつけることにより、キャリアのベース走行時間 ( τ в ) を短縮し、優れた髙周波特性をもつ高速バイポーラトランジスタを実現することができる。

しかしながら、SiGe混晶層は、シリコンとゲルマニウムの格子定数、及び熱膨張係数が異なることから、応力が発生し、ミスフィット転移とよばれる結晶欠陥が発生するという問題が起きる。

このミスフィット転位は、ゲルマニウム濃度に強く依存する。 このためゲルマニウム濃度を少なくすれば、結晶欠陥の発生を制 御することが可能であるが、この場合、バンドギャップを狭める 効果が少なくなることから、上述したような目的とするバイポー ラトランジスタの性能が得られなくなる。

また、SiGeHBTの製造においては、LOCOS(Local Oxidation:局部シリコン酸化)法によって形成された分離用酸化シリコン層によって分離された活性領域にSiGe混晶層をエピタキシャル成長させ、同時にその分離用酸化シリコン層上に多結晶のSiGe混晶を形成する場合がある。

この場合、シリコンとゲルマニウムとの物性の違いに加えて、 LOCOSによる応力や、酸化シリコン層とシリコン及びゲルマ ニウムとの熱膨張係数の違いによる応力も発生するためミスフィット転位が起こり易い。

10

15

20

25

図13は、SiGeHBTのSiGe混晶層が形成された半導体装置の要部の断面図を示すもので、この場合、単結晶シリコン半導体基板21の表面には、その活性領域の分断、あるいは他の素子との分離を行うLOCOSによる分離用酸化シリコン層1が形成され、この上にCVD(Chemical Vapor Deposition)技術により形成された堆積酸化シリコン層2と、SiGe混晶層を有する半導体層60が、低温エピタキシャル技術によって成膜された状態を示している。

半導体層 6 0 は、シリコンバッファ層 6 1、S i G e 混晶層 6 2、シリコンキャップ層 6 3 による 3 層構造の積層構造を有する

シリコンバッファ層 6 1 は、例えばベースの活性領域を開口した際に発生するN-エピタキシャル層表面の微小な凹凸を平滑化することを目的に成膜されるシリコンエピタキシャル層と、半導体基板の活性領域の分離、すなわち活性領域の分断ないしは他の半導体素子との分離を行う分離用酸化シリコン層 1 上に多結晶 Si Ge 層を形成する際のシード (seed)となる層を形成することを目的に成膜される多結晶シリコン層から成る。

・このシリコンバッファ層 6 1 に成膜された S i G e 混晶層 6 2 は、半導体基板 2 1 の単結晶シリコン上においては S i G e エピタキシャル層として、また分離用酸化シリコン層 1 上においては 多結晶シリコン層として成膜される。

半導体層 6 0 は、バイポーラトランジスタにおけるベースを構成し、その分離用酸化シリコン層 1 上に延在する部分は、ベース電極導出領域として用いられる。

この半導体層 6 0 は、例えば減圧化学気相成長法(R P C V D : Redudced Pressure Chemical V apor Deposition)によって成膜される。この気

相成長方法による成膜は、成膜装置の反応炉に水素ガスを導入しながら約900℃まで半導体基板を加熱し、約5分間の水素ベークを行った後、水素ガスを導入したままで約710℃~660℃の温度まで降温し、成膜のための原料ガスであるモノシラン(SiH4)ガス、ゲルマン(GeH4)ガス、及び不純物ガスとしてジボラン(B2H4)ガスを供給してエピタキシャル成長させて行われる。

5

10

15

20

25

気相成長方法による従来の成膜手順を図14のタイムチャート によって説明する。

先ず、図14Aに示すように、第1に反応炉内の温度約710 ℃、圧力約10,666Pa(80Torr)にて、一定のモノシラン分圧の26.7Pa(0.2Torr)とするように、反応炉内にモノシランガスを供給してシリコンエピタキシャル膜を約15nmの厚さに形成する。

このとき、バッファ層 6 1 は、分離用酸化シリコン層 1 上においては多結晶シリコン層として同時に形成される。

このようにして、シリコンバッファ層 6 1 を形成した後、反応 炉内の温度を約 6 6 0 ℃に降温し、モノシランガスとゲルマンガスを所望のゲルマニウム濃度及び所望の膜厚となるようガス流量を制御して反応炉内に供給する。この際に、所望のポロンのプロファイルとなるようにジボランガス流量を制御して反応炉内に供給する。ここで、SiGeの混晶層 6 2 が形成される。

続いて、反応炉内の温度を約680℃、圧力約13,332P a(100Torr)にして反応炉内にモノシラン及びジボラン ガスを供給し、シリコンキャップ層63となるボロンドープのシ リコンエピタキシャル層を所望の膜厚となるように成膜を行う。

図15は、このように、半導体基板21の単結晶シリコン上から酸化シリコン上に差し渡って半導体層60が積層された部分の

断面における各部の熱膨張係数の差に基く剪断応力の大きさを濃淡で示したもので、これより明らかなように、酸化シリコン上の半導体層 6 0 の形成部に、実線 a で囲んで示した領域に集中している。

5

本発明は、このようなSiGe混晶層を有する半導体層の気相 成長方法において発生するミスフィット転位の問題の解決を図り 、良好な結晶品質のSiGeエピタキシャル混晶を得ることがで きる気相成長法、半導体製造方法及び半導体装置の製造方法を提 供する。

10

また、本発明は、例えばバイポーラトランジスタを有する半導体装置の製造方法において、そのベースとしてシリコンーゲルマニウムのエピタキシャル混晶層を用いる場合に、上述したミスフィット転位による歩留り低下を抑制できる半導体装置の製造方法を提供する。

15

#### 発明の開示

本発明による第1の気相成長方法は、半導体基板上に、シリコンーゲルマニウム混晶層を形成する気相成長方法において、第1~第3のステップが採られる。

20

まず、第1のステップで、シリコン原料ガス分圧が時間に比例 して増大するようにシリコン原料ガスを反応炉内に導入して減圧 下で、半導体基板上に第1の半導体層のシリコンバッファ層を形成する。

25

続いて、第2のステップで、シリコン原料ガス及びゲルマニウム原料ガスを所望のゲルマニウム濃度となるように導入して減圧下で第1の半導体層上にシリコンーゲルマニウム(SiGe)混晶層による第2の半導体層を形成する。

更に、続いて、第3のステップで、減圧下でシリコン原料ガス を導入してシリコン混晶層による第2の半導体層上に第3の半導 体層のシリコンキャップ層を形成する。

5

10

15

20

25

この本発明による気相成長方法においては、第1のステップでシリコン原料ガスのガス分圧を一定の変化率で増大させてシリコンバッファ層を成膜することにより、シリコンーゲルマニウム混晶層を形成後のミスフィット転位の発生が抑制され、結晶品質に優れたシリコンーゲルマニウム混晶層を形成することができるのである。特に、単結晶シリコン基板表面に対すするシリコンを指している分離用酸化シリコンに対するシリコンーゲルマニウム混晶層の形成部において、この分離用酸化シリコン層上に、シリコンバッファ層として形成する多結晶シリコンをでいる。これにより単結晶シリコン基板を面にシリコンバッファ層として形成されるシリコンエピタキシャル層との界面付近の結晶性が改善され、ミスフィット転位発生の大幅な改善がなされる。

また、本発明による第2の気相成長方法は、単結晶シリコン基板による半導体基板上に、単結晶シリコン基板表面に露出している活性領域上と、この活性領域を分離する分離用酸化シリコン層上とに渡ってシリコンーゲルマニウム混晶層を有する半導体層を堆積形成する気相成長工程で、この半導体層を活性領域上においてはエピタキシャル層として、分離用酸化シリコン層上においては多結晶層として形成する気相成長方法にあって、その気相成長工程が、第1、第2及び第3のステップによってそれぞれ第1、第2及び第3の半導体層を積層成膜する。

すなわち、第1のステップで、シリコンとゲルマニウムの原料 ガスを反応炉内に導入して、単結晶シリコン基板表面が露出して いる活性領域にシリコンーゲルマニウムのエピタキシャル層を形 成すると同時に、分離用酸化シリコン層上に多結晶シリコンーゲ ルマニウム層を形成して第1の半導体層を成膜する。この第1の

10

15

20

25

ステップの成膜において、第1の半導体層に、酸化シリコンと同じ熱膨張係数となるゲルマニウム濃度による多結晶シリコンーゲルマニウム混晶の層を形成する。

次に、第2のステップで、シリコン原料ガスとゲルマニウム原料ガスを反応炉内に導入して、活性領域上のシリコンーゲルマニウムのエピタキシャル層上にシリコンーゲルマニウムのエピタキシャル層を形成すると同時に、分離用酸化シリコン層上の多結晶シリコン上に多結晶シリコンーゲルマニウム層を形成して、第2の半導体層を成膜する。

続く第3のステップで、シリコン原料ガスのみを反応炉内に導入して、シリコンーゲルマニウムのエピタキシャル層が露出している活性領域にシリコンのエピタキシャル層を形成すると同時に、分離用酸化シリコン層上の多結晶シリコン上に多結晶シリコン層を形成する第3の半導体層を成膜する。

この本発明の第2の気相成長方法においては、第1のステップでシリコンとゲルマニウムの原料ガスを反応炉内に導入して、単結晶シリコン基板表面が露出している活性領域にシリコンーゲルマニウム層を形成するものであって、この第1のステップで、分離用酸化シリコン層と同じ膨張係数となるゲルマニウム濃度のシリコンーゲルマニウムのエピタキシャル層を形成することから、SiGe混晶層の気相成長方法において発生するミスフィット転位の問題が解決される。従って、良好な結晶品質のSiGeエピタキシャル混晶層を得ることができるものである。

また、本発明による半導体製造方法においては、単結晶シリコン基板による半導体基板上にシリコンーゲルマニウム混晶層を気相成長によって堆積する半導体製造方法にあって、その単結晶シ

リコン基板表面が露出している活性領域にシリコンーゲルマニウムのエピタキシャル混晶層を形成し、同時に単結晶シリコン基板に形成した分離用酸化シリコン層上に多結晶シリコンーゲルマニウム混晶層を形成する気相成長工程を有するものであり、その気相成長工程が、前述した各本発明による第1及び第2の気相成長方法によるものである。

更に、本発明による半導体装置の製造方法においては、半導体 基板上のベース領域にシリコンーゲルマニウム混晶層を有する半 導体装置の製造方法にあって、そのシリコンーゲルマニウム混晶 層の形成工程が上述した各本発明による第1及び第2の気相成長 によるものである。

そして、これら半導体製造方法及び半導体装置の製造方法によれば、上述したように、本発明によるミスフィット転位が改善された本発明による気相成長方法が用いられることによって、目的とする半導体及び半導体装置を高い歩留りをもって製造することができるものである。

#### 図面の簡単な説明

5

10

15

20

25

図1は、本発明による気相成長方法及び半導体製造方法を適用する半導体装置の要部の概略断面図であり、図2は、本発明による半導体装置の概略断面図であり、図3Aは、本発明による気相成長方法の一例の成膜手順を示すタイムチャート、Bはガス流量の説明図であり、図4A及びBは、本発明及び従来の気相成長方法による場合多結晶シードを示す模式図であり、図5は本発明方法による半導体層の深さ方向の不純物濃度及びGeの濃度分布を示す図であり、図6は本発明方法による場合と、従来方法による場合のミスフィット転位発生量と、耐圧歩留りを示す図であり、図7Aは、本発明による気相成長方法の一例の成膜手順を示すタイムチャート、Bは半導体層の

10

15

20

25

深さ方向のGe濃度の分布を示す図であり、図8は、応力の説明に供する半導体層の成膜部の断面図であり、図9A及びBは、本発明及び従来の応力を示す図であり、図10は本発明方法による半導体層の深さ方向の不純物濃度及びGeの濃度分布を示す図であり、図11な経来方法の半導体層の深さ方向の不純物濃度分布を示す図であり、図12A及びBは、各材料の煮り、図13は、従来方法による気制に供する半導体層の断面図であり、図14Aは、従来方法による気制の実中を示す図であり、図16A及びBは、近来方法による気相成長方法の成膜手順を示すタイムチャート、及びGe濃度分布を示す図である。

発明を実施するための最良の形態

本発明による気相成長方法と、これによる半導体製造方法及び半導体装置の製造方法の実施形態を例示説明する。

図1は、本発明による気相成長方法及び半導体製造方法を適用するNPN型のHBTの一例のベース領域を構成する半導体層が形成された状態の要部の概略断面図を示し、図2は、本発明による半導体装置の製造方法を適用するNPN型のHBTの一例の概略断面図を示す。しかしながら、本発明方法は、この例に限定されるものではなく、PNP型構成をはじめとして、種々の構造に適用できるものである。

この構成においては、P型の単結晶シリコンサブストレイト1 1の一主面上に、HBTのコレクタ動作領域 4 を構成する低不純 物濃度のN型のエピタキシャル半導体層 1 2 が成膜された単結晶 シリコンによる半導体基板 2 1 を有する。

半導体基板 2 1 のサブストレイト 1 1 には、エピタキシャル半 導体層 1 2 の成膜に先立って、例えば S b 2 O 3 による固体ソー

ス拡散によってN型の不純物が、サブストレイト11の限定された領域に導入されて高不純物濃度のN型のコレクタ埋込み領域13が形成される。

半導体基板 2 1 の表面、すなわちエピタキシャル半導体層 1 2 の表面には、半導体基板 2 1 の活性領域、この例では H B T の動作部を構成する領域を他部と分離する分離用酸化シリコン層 1 が、LOCOSによって形成される。

5

10

15

20

25

この分離用酸化シリコン層1には、コレクタ埋込み領域13の一部上に位置して開口部1Wが形成されている。この開口部1W下には、N型の高不純物濃度のコレクタ電極取出し領域4Cがイオン注入等によって形成される。

半導体基板 2 1 上には全面的に原料ガスとして例えばテトラエトキシシラン (TEOS) を用いた CVD技術によって堆積酸化シリコン層 2 を成膜し、熱処理を行って、この堆積酸化シリコン層 2 の緻密化がなされる。

この堆積酸化シリコン層 2 の、コレクタ動作領域 4 上に限定的に開口部 2 Wを、フォトリソグラフィ技術とRIE (Reactive Ion Etching) や、ウェットエッチングによって開口する。

次に、この開口部 2 Wを通じて露呈した半導体基板表面に付着 している有機物等を除去する。この除去は、例えば所定の温度に 加熱した硫酸と、過酸化水素水との混合液を用いた洗浄による。

次に、半導体基板 2 1 表面の、塵埃いわゆるパーティクルを除去する。このパーティクルの除去は、例えば所定の温度に加熱したアンモニアと過酸化水素水との混合液を用いて洗浄する。

更に、半導体基板の金属汚染物及び自然酸化膜を除去する。この除去は、希フッ酸水素液を用いて洗浄する。なお、この希フッ酸水素液による洗浄では、水素パッシベーション処理も行って、

エピタキシャル層 1 2 の露出面の表面のダングリングボンドに対 する水素によるターミネート処理を行う。

このような洗浄処理がなされた半導体基板 2 1 上に、上述した 開口 2 Wを通じて露出した単結晶シリコン基板上から、分離用酸 化シリコン層上あるいはその上の堆積シリコン層 2 上に差し渡っ て S i G e 混晶層を有する半導体層 3 を、本発明による気相成長 方法によって成膜する。

[第1の気相成長方法及び半導体製造方法]

5

10

. 15

20

25

この場合、第1のステップとして、シリコン原料ガス分圧が時間に比例して増大するようにシリコン原料ガスを、気相反応炉内に導入して減圧下で、半導体基板上にシリコンバッファ層の第1の半導体層31を形成する。

続いて、第2のステップとして、シリコン原料ガス及びゲルマニウム原料ガスを所望のゲルマニウム濃度となるように導入して減圧下で、第1の半導体層31上にSiGe混晶層による第2の半導体層32を形成する。

更に、第3のステップとして、減圧下でシリコン原料ガスを導入して第2の半導体層32のSiGe混晶層上に、第3の半導体層33のシリコンキャップ層を形成する。

このようにして、第1、第2及び第3の半導体層31、32及び33による積層半導体層3を形成する。

上述した気相成長方法における第1のステップは、その成膜開始時においては、シリコン原料ガス分圧を、1.33~8Paの範囲内とし、成膜終了時のシリコン原料ガス分圧を、5.33~32Paの範囲内とすることが望まれる。

このようにして成膜した積層半導体層3、すなわち、第1、第 2及び第3の半導体層31、32及び33は、半導体基板21の 単結晶シリコン表面に露出する活性領域上においてはエピタキシ

ャル層領域すなわち単結晶半導体層領域SAとして成膜され、分離用酸化シリコン層上あるいは堆積酸化シリコン層 2上に差し渡る領域においては、多結晶半導体層領域PAとして成膜される。

また、上述のシリコン原料ガスは、モノシランガスを用いることができ、ゲルマニウム原料ガスは、ゲルマンガスを用いることができる。

また、このSiGe混晶層を有する積層半導体層3の形成は、600℃~750℃の範囲の温度で行う。

そして、第2及び第3のステップでは、P型あるいはN型、図 1のNPN型のHBTにおいては、P型の不純物を導入する。

この本発明による第1の気相成長方法及び半導体製造方法の一例を更に詳細に説明する。

[第1の気相成長方法及び半導体製造方法の例]

5

10

15

20

25

この場合、上述した有機物、パーティクルの除去及び自然酸化 膜の除去等の処理がなされた半導体基板1を、真空排気機能を有 するロードロックに搬入し、所定時間に渡って真空排気を行う。 続いて、ロードロックに接続されている反応炉に半導体基板を、 大気に曝すことなく搬入する。

この反応炉に水素ガスを導入しながら、約900℃まで加熱して、約5分間の水素ベークを行う。

その後、反応炉に水素ガスを導入したままで、約680℃の温度まで降温する。

10

15

20

25

m<sup>8</sup> /minまで増加させて行く。この時のモノシラン分圧は、 導入開始時が5.33 Pa(0.04 Torr)、成膜終了時が 21.3 Pa(0.16 Torr)であり、その間約76秒かけ て一定の割合で上昇させていく。このようにして、厚さ約15 n mの第1の半導体層31 すなわちシリコンバッファ層を形成する

次に、第2のステップとして、反応炉内の温度を約680℃としたままで、反応炉内の圧力を約10、666Pa(80Torr)とし、シリコン原料ガスとしてのモノシラン(SiHょ)とゲルマニウム原料ガスとしてのゲルマン(GeHょ)とを所望のゲルマニウム濃度及び所望の膜厚となるようにガス流量制御して反応炉に供給する。

このとき、所望のP型不純物濃度プロファイルとなるように、この不純物ボロン原料ガスのジボランガスを流量制御して反応炉内に供給し、例えばP型のSiGe混晶による第2の半導体層32を成膜する。

続いて第3のステップとして、反応炉内の温度を約680 $^{\circ}$ とし、炉内圧力を約10,666Pa(80Torr)に保持したままで、反応炉内にモノシランガス及びジボランガスを供給して第3の半導体層33のシリコンキャップ層を成膜する。

このようにして、第1、第2及び第3の半導体層31、32及び33が積層されて成る積層半導体層3が形成される。

この第1の本発明による気相成長方法の特徴を、従来方法と対 比して説明する。本発明方法においては、第1のステップにおけ る第1の半導体層31、すなわちシリコンバッファ層の成膜方法 に特徴を有するものである。

すなわち、従来の成膜方法による場合、図14Bに示すように、反応炉内に供給するシリコン原料ガス例えばモノシラン(Si

H₄)の流量を一定にして、シリコン原料ガス分圧を一定の条件 下でシリコンバッファ層の成膜を行うものである。

これに対して上述の本発明方法では、シリコン原料ガス流量を一定の割合で増加させて、シリコン原料ガス分圧上昇率一定の条件で、シリコンバッファ層の第1の半導体層31の成膜を行う。このとき、モノシランガス分圧を、好ましくは1.33Pa(0.01Torr)~8Pa(0.06Torr)とした状態から開始し、一定の割合でこの分圧を増加させる。そして、増大させて成膜終了時のモノシランガス分圧は、好ましくは5.33Pa(0.04Torr)の範囲内とする。また、反応炉内の温度は、600℃~750℃の範囲内で選択可能である。

このような条件下で第1の半導体層を成膜する本発明方法によると、図4Aで模式的に示すように、分離用酸化シリコン層2上に成膜される半導体層31による多結晶シリコンシード5は、その粒径が小さく形成される。従って、この場合、半導体基板21の単結晶シリコン上にエピタキシャル成長されるエピタキシャル領域SAにおける第1の半導体層31と酸化シリコン層上の多結晶半導体層31との境界部は平滑となり、この境界近傍における結晶性は良好となる。

これに比し、従来方法による場合図 4 Bに示すように、多結晶シリコンシード 5 は、粒径が大となることから、多結晶領域 P A とエピタキシャル領域 S A との境界部に不連続部 6 が生じ、この境界近傍における結晶性が低下する。

25 (第1の半導体装置の製造方法)

5

10

15

20

第1の本発明による半導体装置の製造方法においては、上述した本発明による気相成長方法及び半導体製造方法を適用して目的とする半導体装置を得る。

. 10

15

[第1の半導体装置の製造方法の例]

この例では、図2で示したHBT装置を製造する場合である。 図2において、図1と対応する部分には同一符号を付して重複説 明を省略する。

この場合、図1で説明した本発明方法によって成膜した積層半 導体層3に対して、フォトリソグラフィを用いたRIE等のパタ ーニングを行って最終的に形成するHBTのベース領域とその電 極取出し部とを構成するベース半導体層を構成する。

そして、全面的に例えばCVD法によって酸化シリコン層による絶縁層7を形成し、熱処理を行って緻密化し、その後、フォトリソグラフィを用いたパターニングによって所要パターンとし、同時に半導体層3の、エミッタ形成部に、開口部7Wを形成する

そして、この開口部 7 Wを通じて例えばN型の不純物のりん(P)を例えばイオン注入して、ベース不純物のコレクタ側への不純物を相殺するSIC (Selectively lon implanted Collector) 領域 8 を形成してベース不純物の拡散によるベース幅の拡大を回避し、ベース幅の縮小化を図る。

続いて、開口部 7 Wを通じて、全面的に N型の多結晶シリコン 半導体層を、 C V D 法によって成膜し、フォトリソグラフィを用 いたパターニングによって、開口部 7 W とその周辺にエミッタ半 導体層 9 を形成する。この半導体層 9 には、例えばヒ素(A s) をイオン注入して高濃度の N型のエミッタ半導体層とする。

その後、熱処理を行って半導体層 3 にエミッタ半導体層 9 からの A s の拡散によってエミッタ領域 1 4 を形成し、かつ各不純物の活性化を行う。

また、エミッタ半導体層9を覆って全面的に例えばTEOSに

25

20

よるCVDによって絶縁層10を形成し、エミッタ半導体層9、 半導体層3のベース電極取出し領域となる多結晶領域上、コレク 夕電極取出し領域4Cの各部上の絶縁層10、7、2等を貫通し てそれぞれ開口部を形成し、これら開口部内に例えばタングステン(W)等による導電性プラグ40を充塡し、平坦化絶縁層10 上に、例えばA1合金による導電層を全面的に形成し、フォトリ ソグラフィを用いたパターニングによって、各導電性プラグ40 に連結するエミッタ、ベース及びコレクタ各電極配線41E、4 1B及び41Cを形成する。

10

5

このようにして、目的とするHBTによる半導体装置を得る。 図5は、このNPN型のHBTの、N\*エミッタ層9側から深 さ方向に関する不純物濃度分布の一例を示したものであり、右側 縦軸がGe濃度を示し、左側縦軸に各不純物のAs、B、P、S b濃度を示している。

15

図 6 は、図 1 4 で説明した従来方法による場合と、上述した本発明方法による場合との S i G e 混晶エピタキシャル成長のミスフィット転位の発生状況を○印をもってプロットしたものであり、耐圧歩留りを■印をもってプロットしたものである。

20

図 6 から明らかなように、第 1 のステップでシリコン原料ガスのガス分圧を一定の変化率で増加させてシリコンバッファ層を成膜する本発明方法によれば、ミスフィット転位の発生が、顕著に減少し、耐圧歩留りが顕著に改善されることが分かる。

[第2の気相成長方法及び半導体製造方法]

25

次に、本発明による第2の気相成長方法と、この気相成長方法 を半導体層の気相成長工程に適する第2の本発明による半導体の 製造方法を説明する。

この場合においても、単結晶シリコン基板表面が露出している 活性領域にシリコン-ゲルマニウムのエピタキシャル混晶層を形

成し、同時にその単結晶シリコン基板上に形成した分離用酸化シリコン層及び酸化シリコン層上に多結晶シリコンーゲルマニウム層を形成する。

そして、この場合においても、第1の半導体層31を成膜する第1のステップと、第2の半導体層32を成膜する第2のステップと、第3の半導体層33を成膜する第3のステップとを有する

5

10

15

20

25

そして、この方法においては、第1のステップで、シリコンと ゲルマニウムの原料ガスを反応炉内に導入して、単結晶シリコン 基板表面が露出している活性領域にシリコンーゲルマニウムのエ ピタキシャル層を形成すると同時に、分離用酸化シリコン層上に 多結晶シリコンーゲルマニウム層による第1の半導体層 3 1 を成 膜する。

第2のステップは、シリコン原料ガスとゲルマニウム原料ガスとを反応炉内に導入して、活性領域に対する直接的成膜部分においてシリコンーゲルマニウムのエピタキシャル層を形成すると同時に、分離用酸化シリコン層上の多結晶シリコン上に多結晶シリコンーゲルマニウム層を形成することによって第2の半導体層32を成膜する。

第3のステップは、シリコン原料ガスのみを反応炉内に導入して第2の半導体層32のシリコンーゲルマニウムのエピタキシャル層上に対してエピタキシャル層を形成し、同時に、分離用酸化シリコン層上の多結晶シリコンーゲルマニウム層の上に多結晶シリコン層を形成する第3の半導体層33を成膜する。

そして、上述した第1のステップの第1の半導体層31の成膜において、酸化シリコンと同じ熱膨張係数となるゲルマニウム濃度とした多結晶シリコンーゲルマニウム層のエピタキシャル層を形成するものである。

この第1のステップにおいて成膜された第1の半導体層のエピタキシャル層中のゲルマニウム濃度の範囲は、7±2 a t o m % とするものであり、このゲルマニウム濃度は、エピタキシャル層の厚さ方向に一定とされる。

5

また、この第1のステップにおいて成膜された第1の半導体層 3 1のエピタキシャル層の膜厚は、5 nmから3 0 nmまでの範囲とすることが、結晶性にすぐれた半導体層を形成する上で望まれる。

10

15

また、この場合においても、シリコン原料ガスは、モノシランガスを用いることができ、ゲルマニウム原料ガスは、ゲルマンガスを用いることができる。

また、このSiGe混晶層を有する積層半導体層 3 の形成は、 6 0 0 ℃~ 7 5 0 ℃の範囲の温度で行う。

そして、第2及び第3のステップでは、P型あるいはN型の不 純物を導入する。

〔第2の気相成長方法及び半導体製造方法の例〕

この場合においても、例えば上述した有機物、パーティクルの除去及び自然酸化膜の除去等の処理がなされた半導体基板1を、真空排気機能を有するロードロックに搬入し、所定時間に渡って真空排気を行う。続いて、ロードロックに接続されている反応炉に半導体基板を、大気に曝すことなく搬入する。

20

この反応炉に水素ガスを導入しながら、約900℃まで加熱して、約5分間の水素ベークを行う。

25

その後、反応炉に水素ガスを導入したままで、図7Aに成膜手順のタイムチャートを示すように、例えば約710℃、あるいは680℃まで降温し、第1のステップにおいて、SiGeバッファ層を形成する。

この第1のステップとして、反応炉内の温度を約710℃にし

10

15

20

25

て、反応炉内の圧力を約10,666Pa(80Torr)、水 素ガスを20SLMの一定の状態のまま、モノシランガス20s ccmと、ゲルマンガスとを供給して第1の半導体層31のSi Geバッファ層を成膜する。このとき、この成膜に当たり、この 成膜半導体層31中のGe濃度が7.75atom%となり、厚 さ15nmとなるまで導入する。

この第1のステップにおける反応炉内の温度は、次の第2のステップにおける温度例えば約680℃とすることもできる。

続いて、第2のステップとして、反応炉内の温度をこの680 ℃にして、モノシランとゲルマンガスを所望のゲルマニウム濃度 、及び所望の膜厚となるようにガス流量を制御して反応炉内に供 給してSiGe層による第2の半導体層32を形成する。このと き、所望の不純物例えばP型のボロン濃度のプロファイルとなる ように例えばジボランガスをその流量を制御して反応炉内に供給 する。

次に、第3のステップとして、反応炉内の温度を同様の約68 0℃に保持したままで、反応炉内にモノシラン及びジボランガス を供給してボロンドープのシリコン層による第3の半導体層33 を所望の膜厚に成膜する。

このようにして、例えば図1で示す半導体層3を成膜する。 図7Bは、この方法によって成膜した半導体層3の深さ方向の Ge 機度分布を示したものである。

上述した本発明方法によって成膜した第1~第3の半導体層31~33による積層半導体層3は、そのバッファ層としての第1の半導体層31がSiGe混晶とされるものであり、そのGe濃度を7.75%付近とすることにより、酸化シリコン層2の開口部2W内と、その開口部2W外の開口部2W近傍の半導体層3に生じる応力を低減することができた。

これは、第1の半導体層31中のGe濃度を7.75 a t o m %とすることにより、その熱膨張係数を、酸化シリコンのそれに殆ど一致させることができることにより、この熱膨張係数の差異に基く応力の発生が抑制される。

5

そして、これによってミスフィット転位の発生を抑制できる。 図 8 は、この本発明による第 2 の気相成長方法によって成膜した第 1、第 2 及び第 3 の半導体層 3 1、3 2 及び 3 3 の積層半導体層 3 を示す断面図で、この図 8 で示す各点 A ~ H に関する応力のシミュレーション結果を、図 9 A で示す。

10

また、図9Bは、図16Aでタイムチャート示し第1の半導体層31としてSi層を用い、かつ従来の方法によって形成され、その深さ方向のGe濃度分布が図16Bに示す分布を有する気相成長半導体層における、同様の各位置A~Hにおける応力のシミュレーション結果を示したものである。

15

これら図 9 A, Bにおいて、横軸は、ポイント A の始点からポイント H の終点までの距離( $\mu$  m)を示し、横軸は、直交する 2 方向の合成のずれ応力( $N/\mu$  m³)を示す。また、ずれ応力のプラス、マイナスは、ずれ応力のベクトルの向きに相当する。

20

図9ABにおいて、活性領域が露出される上述の開口部2Wのエッジ近傍のポイントFとGの境界付近において、ずれ応力がプラスのピークをもつことが分かる。

25

従来方法では、図 9 Bに示すように、約 6 .  $5 \times 10^{-3}$  (N/ $\mu$  m  $^{2}$  ) のずれの応力を示すのに対し、本発明による第 1 の半導体層 3 1 を S i G e バッファ層とした場合、図 9 A で示すように、約 5 .  $8 \times 10^{-5}$  (N/ $\mu$  m  $^{2}$  ) のずれの応力となって約 1 1 %の応力の低減化が図られていることが分かる。

また、SiGe多結晶であるポイントB及びCにおいても、同様に、本発明方法による場合、ずれ応力の低減化がなされている

ことが分かる。

5

10

15

20

25

従って、本発明方法によれば、この応力の低減によって、この 応力を発生要因とするミスフィットが改善されることが分かる。

また、図10は、第2の本発明方法による第1の半導体層31 がSiGe層とした積層半導体層3における深さ方向(横軸)に 対する各不純物濃度とGe濃度の分布を示したものである。

図10においても、左側縦軸に各不純物濃度を示し、右側縦軸にGeの濃度を示したものである。

図 1 0 に示す G e のピークの右側にあるテラス部(図 1 0 中に  $\alpha$  を付して示している)が S i G e バッファ層(半導体層 <math>3 1)である。

そして、図11は、図16で示した成膜方法をベース半導体層に適用したHBTにおけるベース半導体層の深さ方向(縦軸)に対する各不純物濃度Ge濃度の分布を示したもので、図11においても同様に、左側縦軸に各不純物濃度を示し、右側縦軸にGeの濃度を示す。

更に、上述した熱膨張係数について詳述する。

図12A, B中、曲線121及び122は、それぞれGe及びSiの各熱膨張係数の温度依存性を示したもので、図12A中曲線123は、SiO2ーガラスの同様の熱膨張係数の温度依存性を示したものである。

また図12Bの曲線124~129は、Geの濃度を、それぞれ0.25atom%、1.875atom%、5.75atom%、5.75atom%、10.775atom%、14.4atom%とした場合の同様の熱膨張係数の温度依存性を示したものである。

そして、従来方法による場合、図5で示すように、Siバッファ層を成膜して後、SiGe層におけるGe濃度を、0から15

a t o m %へと急峻に立ち上げると、室内付近における熱膨張係数は、図12で分かるように、約+2. $5 \times 10^{-6}$ (1/K)(Ge 濃度=0、すなわちSiの熱膨張係数)から例えばGe濃度=14.4%における熱膨張係数の約-6. $0 \times 10^{-6}$ (1/K)までマイナス方向に急峻に変化することになる。

特に、SiO。上の多結晶SiGe層においては、SiO。の 熱膨張係数が図12Aの曲線123に示すように、ゼロ付近の値 を持つため、SiO。とSiバッファ層との界面における熱膨張 係数のプラス方向の急激な変化が加算されることになる。

これらの熱膨張係数の差異による応力がSiGe混晶層形成後のミスフィット転位を誘発する要因となると考えられる。

しかしながら、Ge濃度が7.75atom%では熱膨張係数がゼロに近い値となることが図12Bから分かることから、本発明において、7.75atom%のSiGe層を第1の半導体層31のパッファ層として用いることにより、酸化シリコンとSiGeバッファ層(第1の半導体層31)との界面の熱膨張係数を小さくすることができ、また、エピタキシャル層においても、Ge濃度がゼロから7.75atom%のSiGeバッファ層のステップをペテロダイン15atom%に立ち上がるため、熱膨張係数の急峻な変化を緩和できる。

この結果、本発明によれば、従来方法に比し、ミスフィット転 位を低減できることになるものである。

[第2の半導体装置の製造方法]

5

10

15

20

25

第2の本発明による半導体装置の製造方法においては、上述した本発明による第2の気相成長方法及び半導体製造方法を適用して目的とする半導体装置を得る。

[第2の半導体装置の製造方法の例]

この場合、例えば図1で示した半導体層3を、上述した第2の

本発明による気相成長方法を適用した半導体の製造方法によって 形成して後、図2で前述した第1の半導体装置の製造方法例で説明したと同様の工程を採って目的とするHBTによる半導体装置 を得る。

5

この本発明によるHBTは、そのベース半導体層が、上述した 第2の本発明による気相成長方法及び半導体製造方法によったこ とから、ミスフィット転位が改善され、耐圧向上、歩留りの向上 が図られる。

10

上述したように、本発明による各気相成長方法によれば、Si Ge層を有する半導体層において、ミスフィット転位の発生を大 幅に低減した気相成長を行うことができる。

また、本発明による半導体製造方法によれば、ミスフィット転位の低減化が図られた良質な半導体の形成ができる。

15

また、本発明による半導体装置の製造方法によれば、この半導体装置を構成する半導体層、例えばHBTにおけるベース層におけるミスフィット転位の低減化、耐圧歩留りの向上を図ることができることから、量産性、コストの低減化が図られるものである

20

25

## 請求の範囲

1. 半導体基板上に、シリコンーゲルマニウム混晶層を堆積形成する気相成長方法にあって、

シリコン原料ガス分圧が時間に比例して増大するようにシリコン原料ガスを反応炉内に導入して減圧下で前記半導体基板上にシリコン層による第1の半導体層を形成する第1のステップと、

5

10

15

20

25

シリコン原料ガスとゲルマニウム原料ガスとを所望のゲルマニウム濃度となるように導入して減圧下で前記第1の半導体層上にシリコンーゲルマニウム混晶層による第2の半導体層を形成する第2のステップと、

減圧下でシリコン原料ガスを導入して前記第2の半導体層上に シリコン層による第3の半導体層を形成する第3のステップ とを有することを特徴とする気相成長方法。

- 2. 前記第1のステップの成膜開始時のシリコン原料ガス分圧を 、1. 33~8Paの範囲内とすることを特徴とする請求の範囲 第1項に記載の気相成長方法。
- 3. 前記第1のステップの成膜終了時のシリコン原料ガス分圧を 、5. 33~32Paの範囲内とすることを特徴とする請求の範 囲第1項に記載の気相成長方法。
- 4. 前記第1、第2及び第3の半導体層より成る積層半導体層を、前記半導体基板の単結晶シリコン基板表面に露出する活性領域上と、該活性領域を分離する分離用酸化シリコン層上とに差し渡って形成し、該積層半導体層を、前記単結晶シリコン基板表面に露出する活性領域上に形成された部分において単結晶半導体層として成膜し、前記分離用酸化シリコン層上に形成された部分において多結晶半導体層として成膜することを特徴とする請求の範囲第1項に記載の気相成長方法。
  - 5. 単結晶シリコン基板による半導体基板上に、前記単結晶シリ

コン基板表面に露出している活性領域上と、該活性領域を分離する分離用酸化シリコン層上とに渡ってシリコンーゲルマニウム混晶層を有する半導体層を堆積形成する気相成長工程で、該半導体層を前記活性領域上においてはエピタキシャル層として、前記分離用酸化シリコン層上においては多結晶層として形成する気相成長方法にあって、

シリコン原料ガスとゲルマニウム原料ガスとを反応炉に導入して、シリコンーゲルマニウム混晶膜による第1の半導体層を形成 する第1のステップと、

シリコン原料ガスとゲルマニウム原料ガスとを反応炉に導入して、シリコンーゲルマニウム混晶層による第2の半導体層を形成する第2のステップと、

シリコン原料ガスを反応炉に導入して、シリコン層による第3 の半導体層を形成する第3のステップとを有し、

前記第1、第2、第3のステップによる積層半導体層を、前記 単結晶シリコン基板表面に露出する活性領域上に形成された部分 において単結晶半導体層として成膜し、前記分離用酸化シリコン 層上に形成された部分において多結晶半導体層として成膜するこ とを特徴とする気相成長方法。

6. 前記第1のステップにおいて成膜された前記第1の半導体層の前記エピタキシャル層中のゲルマニウム濃度の範囲が7±2 at om%であり、

ゲルマニウム濃度が、エピタキシャル層の厚さ方向に一定であることを特徴とする請求の範囲第5項に記載の気相成長方法。

7. 前記第1のステップにおいて成膜された前記第1の半導体層の前記エピタキシャル層の膜厚が5nmから30nmまでの範囲であることを特徴とする請求の範囲第5項に記載の気相成長方法

\_

5

10

15

20

25

8. シリコン原料ガスが、モノシランガスであることを特徴とする請求の範囲第1項又は第5項に記載の気相成長方法。

- 9. ゲルマニウム原料ガスが、ゲルマンガスであることを特徴とする請求の範囲第1項又は第5項に記載の気相成長方法。
- 10. 前記シリコン-ゲルマニウム混晶層を有する積層半導体層の形成を、600℃~750℃の範囲の温度で行うことを特徴とする請求の範囲第1項又は第5項に記載の気相成長方法。
  - 11. 前記第2及び第3のステップでP型あるいはN型の不純物を導入することを特徴とする請求の範囲第1項又は第5項に記載の気相成長方法。
  - 12. 単結晶シリコン基板による半導体基板上にシリコンーゲルマニウム混晶層を堆積形成する気相成長工程を有する半導体製造方法にあって、

前記気相成長工程が、

5

10

15

20

シリコン原料ガス分圧が時間に比例して増大するようにシリコン原料ガスを反応炉内に導入して減圧下で前記半導体基板上にシリコン層による第1の半導体層を形成する第1のステップと、

シリコン原料ガスとゲルマニウム原料ガスとを所望のゲルマニウム濃度となるように導入して減圧下で前記第1の半導体層上にシリコン-ゲルマニウム混晶層による第2の半導体層を形成する第2のステップと、

減圧下でシリコン原料ガスを導入して前記第2の半導体層上に シリコン層による第3の半導体層を形成する第3のステップ とを有することを特徴とする半導体製造方法。

- 25 13. 前記第1のステップの成膜開始時のシリコン原料ガス分圧 を、1. 33~8Paの範囲内とすることを特徴とする請求の範 囲第12項に記載の半導体製造方法。
  - 14. 前記第1のステップの成膜終了時のシリコン原料ガス分圧

を、5.33~32Paの範囲内とすることを特徴とする請求の 範囲第12項に記載の半導体製造方法。

15. 前記第1、第2及び第3の半導体層より成る積層半導体層を、前記半導体基板の単結晶シリコン基板表面に露出する活性領域上と、該活性領域を分離する分離用酸化シリコン層上とに差し渡って形成し、該積層半導体層を、前記単結晶シリコン基板表面に露出する活性領域上に形成された部分において単結晶半導体層として成膜し、前記分離用酸化シリコン層上に形成された部分において多結晶半導体層として成膜することを特徴とする請求の範囲第12項に記載の半導体製造方法。

16. 単結晶シリコン基板による半導体基板上に、前記単結晶シリコン基板表面に露出している活性領域上と、該活性領域を分離する分離用酸化シリコン層上とに差し渡ってシリコンーゲルマニウム混晶層を有する半導体層を堆積形成し、該半導体層を前記活性領域上においてはエピタキシャル層として、前記分離用酸化シリコン層上においては多結晶層として形成する気相成長工程を有する半導体製造方法にあって、

前記気相成長工程が、

5

10

15

20 اـ

25

シリコン原料ガスとゲルマニウム原料ガスとを反応炉に導入して、シリコン-ゲルマニウム混晶膜による第1の半導体層を形成する第1のステップと、

シリコン原料ガスとゲルマニウム原料ガスとを反応炉に導入して、シリコンーゲルマニウム混晶層による第2の半導体層を形成する第2のステップと、

シリコン原料ガスを反応炉に導入して、シリコン層による第3 の半導体層を形成する第3のステップとを有し、

前記第1、第2、第3のステップによる積層半導体層を、前記 単結晶シリコン基板表面に露出する活性領域上に形成された部分

において単結晶半導体層として成膜し、前記分離用酸化シリコン 層上に形成された部分において多結晶半導体層として成膜するこ とを特徴とする半導体製造方法。

17. 前記第1のステップにおいて成膜された前記第1の半導体層の前記エピタキシャル層中のゲルマニウム濃度の範囲が7±2 atom%であり、

ゲルマニウム濃度が、エピタキシャル層の厚さ方向に一定であることを特徴とする請求の範囲第16項に記載の半導体製造方法

- 18. 前記第1のステップにおいて成膜された前記第1の半導体 層の前記エピタキシャル層の膜厚が5nmから30nmまでの範 囲であることを特徴とする請求の範囲第16項に記載の半導体製 造方法。
- 19.シリコン原料ガスが、モノシランガスであることを特徴と する請求の範囲第12項又は第16項に記載の半導体製造方法。 20.ゲルマニウム原料ガスが、ゲルマンガスであることを特徴 とする請求の範囲第12項又は第16項に記載の半導体製造方法
- 2 1. 前記シリコンーゲルマニウム混晶層を有する積層半導体層 の形成を、600℃~750℃の範囲の温度で行うことを特徴とする請求の範囲第12項又は第16項に記載の半導体製造方法。22. 前記第2及び第3のステップでP型あるいはN型の不純物を導入することを特徴とする請求の範囲第12項又は第16項に記載の半導体製造方法。
- 23. 半導体基板上のベース領域としてシリコンーゲルマニウム 混晶層を堆積形成する気相成長工程を有する半導体装置の製造方 法にあって、

前記気相成長工程が、

シリコン原料ガス分圧が時間に比例して増大するようにシリコン原料ガスを反応炉内に導入して減圧下で前記半導体基板上にシリコン層による第1の半導体層を形成する第1のステップと、

シリコン原料ガスとゲルマニウム原料ガスとを所望のゲルマニウム濃度となるように導入して減圧下で前記第1の半導体層上にシリコンーゲルマニウム混晶層による第2の半導体層を形成する第2のステップと、

5

10

15

20

減圧下でシリコン原料ガスを導入して前記第2の半導体層上に シリコン層による第3の半導体層を形成する第3のステップ とを有することを特徴とする半導体装置の製造方法。

24. 前記第1のステップの成膜開始時のシリコン原料ガス分圧 を、1. 33~8Paの範囲内とすることを特徴とする請求の範 囲第23項に記載の半導体装置の製造方法。

25. 前記第1のステップの成膜終了時のシリコン原料ガス分圧 を、5.33~32Paの範囲内とすることを特徴とする請求の・ 範囲第23項に記載の半導体装置の製造方法。

26. 前記第1、第2及び第3の半導体層より成る積層半導体層を、前記半導体基板の単結晶シリコン基板表面に露出する活性領域上と、該活性領域を分離する分離用酸化シリコン層上とに差し渡って形成し、該積層半導体層を、前記単結晶シリコン基板表面に露出する活性領域上に形成された部分において単結晶半導体層として成膜し、前記分離用酸化シリコン層上に形成された部分において多結晶半導体層として成膜することを特徴とする請求の範囲第23項に記載の半導体装置の製造方法。

27. 単結晶シリコン基板による半導体基板上に、前記単結晶シ リコン基板表面に露出している活性領域上と、該活性領域を分離 する分離用酸化シリコン層上とに渡ってシリコンーゲルマニウム 混晶層を有する半導体層を堆積形成し、該半導体層を前記活性領

域上においてはエピタキシャル層として、前記分離用酸化シリコン層上においては多結晶層として形成する気相成長工程を有する 半導体装置の製造方法にあって、

前記気相成長工程が、

5

10

15

20

25

シリコン原料ガスとゲルマニウム原料ガスとを反応炉に導入して、シリコン-ゲルマニウム混晶膜による第1の半導体層を形成 する第1のステップと、

シリコン原料ガスとゲルマニウム原料ガスとを反応炉に導入して、シリコン-ゲルマニウム混晶層による第2の半導体層を形成する第2のステップと、

シリコン原料ガスを反応炉に導入して、シリコン層による第3 の半導体層を形成する第3のステップとを有し、

前記第1、第2、第3のステップによる積層半導体層を、前記 単結晶シリコン基板表面に露出する活性領域上に形成された部分 において単結晶半導体層として成膜し、前記分離用酸化シリコン 層上に形成された部分において多結晶半導体層として成膜するこ とを特徴とする半導体装置の製造方法。

28. 前記第1のステップにおいて成膜された前記第1の半導体層の前記エピタキシャル層中のゲルマニウム濃度の範囲が7±2 atom%であり、

ゲルマニウム濃度が、エピタキシャル層の厚さ方向に一定であることを特徴とする請求の範囲第27項に記載の半導体装置の製造方法。

29. 前記第1のステップにおいて成膜された前記第1の半導体 層の前記エピタキシャル層の膜厚が5nmから30nmまでの範 囲であることを特徴とする請求の範囲第27項に記載の半導体装 置の製造方法。

30. シリコン原料ガスが、モノシランガスであることを特徴と

する請求の範囲第23項又は第27項に記載の半導体製造方法。 31. ゲルマニウム原料ガスが、ゲルマンガスであることを特徴 とする請求の範囲第23項又は第27項に記載の半導体装置の製 造方法。

3 2. 前記シリコンーゲルマニウム混晶層を有する積層半導体層の形成を、600℃~750℃の範囲の温度で行うことを特徴とする請求の範囲第23項又は第27項に記載の半導体装置の製造方法。

3 3. 前記第2及び第3のステップでP型あるいはN型の不純物 10 を導入することを特徴とする請求の範囲第23項又は第27項に 記載の半導体装置の製造方法。


15 ·

20

25

PCT/JP01/11203

F/G. 1






FIG. 3A

温度	Si パッファ SiH4 ガス分圧増大	SiGe SiH4+GeH4	Si ‡qyJ° SiH4
	680℃ 40 Torr	680℃ 80 Torr	680°C 80 Torr

FIG. 3B




FIG. 4A





FIG. 4B



差 替 え 用 紙 (規則26)

FIG. 5




FIG. 6




FIG. 7A






FIG. 7B




4/13 差替え用紙 (規則26)

WO 02/50880 PCT/JP01/11203


FIG. 8




## FIG. 9A








6/13 差替え用紙 (規則26)





7/13 差替え用紙 (規則2**6)** 



8/13 · 差替え用紙(規則26)

## FIG. 12A





9/13 差替え用紙 (規則2**6)** 

温度 [K]

400

PCT/JP01/11203

F/G. 13




FIG. 14A






FIG. 14B



10/13 差替え用紙(規則26)



F1G. 15

PCT/JP01/11203

## FIG. 16A





FIG. 16B



12/13 **楚 替 え 用 紙 (規則26)** 

WO 02/50880 PCT/JP01/11203

#### 参照符号・事項の一覧表

<b>E</b>	<i>////</i> 11 2	•
参照符号		事項
1		分離用酸化シリコ層
2	•	堆積酸化シリコン層
3,60		半導体層
31,61		第1の半導体層
32,62		第2の半導体層
33,63		第3の半導体層
4		コレクタ動作領域
'4 C		コレクタ電極取出し領域
5		シード
6		不連続部
7		絶縁層
7 W		開口
8		SIC領域
9		エミッタ半導体層
1 0		絶縁層
1 1		サブストレイト
1 2		エピタキシャル半導体層
1 3	•	コレクタ埋込み領域
1 4		エミッタ領域
2 1		半導体基板

### INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP01/11203

	TO ATTON OF CURINCY MATTER		
A. CLASSI	FICATION OF SUBJECT MATTER C1 H01L21/205, 21/331, 29/73		<b>'</b> ]
	International Patent Classification (IPC) or to both nation	onal classification and IPC	
B FIELDS	SEARCHED		
Minimum do	cumentation searched (classification system followed by	classification symbols)	
Int.	C1 H01L21/205, 21/331, 29/73		
Documentati	on searched other than minimum documentation to the e	xtent that such documents are included	n the fields searched
Jitsu Kokai	lyo Shinan Koho 1922-1996 Jitsuyo Shinan Koho 1971-2002	Jitsuyo Shinan Toroku Kol	1996–2002
Electronic d	ata base consulted during the international search (name	of data base and, where practicable, sear	ch terms used)
	MENTS CONSIDERED TO BE RELEVANT		
C. DOCUI	The state of the s		Relevant to claim No.
Category*	Citation of document, with indication, where appropriate approximation of the company of the com		Velevant to mattit 140.
	JP, 2001-319935, A (Mitsubish K.K.), 16 November, 2001 (16.11.01),	i Material Silicon	
D V	Par. Nos. [0026], [0010] to [	0031]; Figs. 1 to 3	5,8-11,16,
<u>P.X</u>			9-22,27,30-33
P,A	Par. Nos. [0026], [0010] to [6 (Family: none)	0031]; Figs. 1 to 3	6-7,17-18, 28-29
A	EP, 0484056, Al (Fujitsu Ltd. 24 October, 1991 (24.10.91), Page 3, line 17 to page 4, li		1-4,12-15, 23-26
E,Ā	& JP 4-162431 A  JP, 2002-26027, A (Toshiba Co 25 January, 2002 (25.01.02),  Par. Nos. [0011] to [0018]; F (Family: none)	orp.),	1-4,12-15, 23-26
	per documents are listed in the continuation of Box C.	See patent family annex.	<u> </u>
l C			temational filing date or
"A" documents of consider the consider the consider the constant of the consta	al categories of cited documents: nent defining the general state of the art which is not lered to be of particular relevance r document but published on or after the international filing ment which may throw doubts on priority claim(s) or which is to establish the publication date of another citation or other al reason (as specified) ment referring to an oral disclosure, use, exhibition or other sment published prior to the international filing date but later the priority date claimed	"T" later document published after the in priority date and not in conflict with understand the principle or theory document of particular relevance; the considered to involve an inventive of combined with one or more other combination being obvious to a per document member of the same pate."	the application but cited to inderlying the invention se claimed invention cannot be dered to involve an inventive see claimed invention cannot be step when the document is sech documents, such son skilled in the art in family
Date of the	actual completion of the international search April, 2002 (01.04.02)	Date of mailing of the international se 09 April, 2002 (0	earch report 9.04.02)
	War address of the ICA!	Authorized officer	
Name and Jap	mailing address of the ISA/ anese Patent Office	- ARTHONIOG OFFICE	
Facsimile	No.	Telephone No.	

#### INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP01/11203

tegory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP, 4-106980, A (Fujitsu Ltd.), 08 April, 1992 (08.04.92), Official Gazette, page 2, lower right column, line 11 to page 4, lower left column, line 10; Fig. 1 (Family: none)	5-7,16-18, 27-29
	-	
		•
'		
	·	
		·

				l l
A.	発明の属	する分野の分類(国際特許分類(IPC))		
	r	Int. CI* H01L21/205, 2	21/331, 29/73	
	mortal & 6 <sup>-4</sup>	) N. HF		
B. 調査	<u> 調査を行</u> を行った最	った分野 小限資料(国際特許分類(IPC))		
		Int. Cl <sup>7</sup> H01L21/205,	21/331, 29/73	
最小	限資料以外	の資料で調査を行った分野に含まれるもの 国実用新案公報 1922-1996年	٠.	
	P <del>/ -</del> E	国公開実用新案公報 1971-2002年		
	D 4-6	国登録実用新案公報 1994-2002年		
	日本	国実用新案登録公報 1996-2002年	<u> </u>	
国際	調査で使用	した電子データベース(データベースの名称、蔦	間査に使用した用語)	
		1		1
1		,	·	
		A mark by the materials		
		と認められる文献		関連する
	文献の  ゴリー*	引用文献名 及び一部の箇所が関連すると	さは、その関連する箇所の表示	請求の範囲の番号
777	<u> </u>	JP 2001-319935 A(		
ł		JP 2001 313360 11(=		1
ļ		会社), 2001. 11. 16	100311 図1-3	5, 8– <u>11, 16,</u>
<u> </u>	P, X	段落番号【0026】,【0010】	— [UUS11, All U	19-22, 27,
1 -				30-33
1				
1	P, A	段落番号【0026】, 【0010】	$ \{0031\}$ , $21-3$	6-7, 17-18,
1	. ,		•	28-29
1		(ファミリーなし)		
1	,		•	
1			·	
$\vdash$		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	□ パテントファミリーに関する	別紙を参照。
N.	C樋の統	きにも文献が列挙されている。		
ske	引用文献	のカテゴリー	の日の後に公表された文献	ニャルチャ曲でネヘア
Tr.	A)特に関	連のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公認 出願と矛盾するものではなく、	窓田の間祖マけ田鈴
1	<i>ት</i> ለን		の理解のために引用するもの	・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・
[ [	E」国際出	願日前の出願または特許であるが、国際出願日	「X」特に関連のある文献であって、	当該文献のみで発明
	自然に	<b>公表されたもの</b>	の新規性又は進歩性がないと	きえられるもの・
r	L」 優先権	主張に疑義を提起する文献又は他の文献の発行	「Y」特に関連のある文献であって、	当該文献と他の1以
	日若し	くは他の特別な理由を確立するために引用する	上の文献との、当業者にとっ	て自明である組合せに
	文献(	理由を付す)	よって進歩性がないと考えられ	<b>れるもの</b>
	〇」口頭に	よる開示、使用、展示等に言及する文献 願日前で、かつ優先権の主張の基礎となる出願	「&」同一パテントファミリー文献	
	一———	MA H HILL CONTROL TO THE STATE OF THE STATE		- 00
国	際調査を完	けした日 これ これ	国際調査報告の発送日 09.0	4.02
_		01.04.02	03.0	
lake.		の名称及びあて先	特許庁審査官(権限のある職員)	4R 2929
	的现在分词 (1915年) 第120年   1915年   1915年	国特許庁(ISA/JP)	藤原 敬士	事)
		郵便番号100-8915		とし 内線 2160
- 1	.東京	(都千代田区設が関三丁目4番3号	電話番号 03-3581-110	1 · P3R9K 3403

•	国際調査報告	
C (続き)	関連すると認められる文献	関連する
川用文献の カテゴリー* A	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 EP 0484056 A1 (FUJITSU LIMITED) 1991. 10. 24, 第3頁第17行-第4頁第26行, 第1- 3図 & JP 4-162431 A	請求の範囲の番号 1-4, 12-15, 23-26
E, A	JP 2002-26027 A (株式会社東芝) 2002.01.25 段落番号【0011】-【0018】, 図1-8(ファミリーなし)	1-4, 12-15, 23-26
A	JP 4-106980 A (富士通株式会社) 1992.04.08,公報第2頁右下欄第11行-第4頁左下欄 第10行,第1図 (ファミリーなし)	5-7, 16-18, 27-29
·		

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

#### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER: \_\_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.